Схема дешифратор

схема дешифратор
Для быстрой сборки схемы можно использовать беспаечную макетную плату. При этом часть разрядов адресного кода может дешифрироваться дешифраторами, выполненными в виде отдельных интегральных схем, а другая часть разрядов (обычно младшая) дешифрируется с помощью дешифраторов, встроенных непосредственно в БИС запоминающего устройства. Основными параметрами, характеризующими качественные показатели логических схем, являются быстродействие и количество элементов, определяющее сложность схемы. Небольшая временная задержка, вносимая комбинационной схемой, обусловливается в основном инерционностью транзисторов.


Мультиплексор Из простейших логических элементов можно строить и другие узлы. Вот так шифратор может обозначаться на принципиальной схеме. К примеру, представим, что мы держим в руках обыкновенный калькулятор, которым сейчас пользуется любой школьник. Недостаток — невысокое быстродействие, так как одновременно суммируются только пара слагаемых. Адресное пространство при использовании сегментного метода адресации приведено на рисунке 7. Рисунок 7. Пример адресного пространства с разделением на сегменты. Для этой цели в МС К561ИП2 предусмотрены три дополнительных входа: A > B, A = B и A > B, к которым подводятся соответствующие выходы микросхемы, выполняющей сравнение младших разрядов.

Функциональная схема, составленная по этим уравнениям, приведена на рисунке 23, г). По сравнению со схемой рисунок 23, а) эта схема является более быстродействующей. Они преобразуют параллельный двоичный код в позиционный десятичный. Многоразрядные АЛУ выпускаются в виде интегральных микросхем или входят в состав процессоров, являясь их основой. МС 564ИП3 (Рисунок 26,а) — это 4-разрядное параллельное АЛУ, выполняющая 16 арифметических и 16 логических операций. Если соединить последовательно несколько таких делителей, получится двоичный счетчик. Шифратор преобразует одну или несколько логических единиц, поступивших на входы, в двоичный код на выходе.

Похожие записи: